浙江大学课程设计报告

课程名称：信息与电子工程导论　　任课老师：章献民

课程设计名称：4bit 加法器　　完成日期：2024/4/13

第 十一 小组

成员及分工：

姓名	专业	学号	分工	贡献比
	信息工程		电路设计、实验报告撰写、搭建 4bit 加法器	37.5%
	信息工程		搭建 4bit 加法器	37.5%
	微电子科学与技术		搭建 4bit 加法器	25%

1 目的和要求

1.1 课程设计目的

设计一个 4bit 加法器，并用晶体管搭建。

1.2 课程设计要求

（1）在 Multisim 上，利用三极管搭建逻辑门（与门、或门、非门）并进行仿真测试，利用半加器和全加器的构成，依次搭建半加器、全加器、2bit 加法器、3bit 加法器、4bit 加法器并进行仿真测试。


（2）利用第一步搭建的电路在面包板上搭建实物并进行测试。

（3）提交实物，撰写实验报告。

2 原理


（1）三个逻辑门电路（逻辑与、逻辑或、逻辑非）的搭建方法为基础。

（2）半加器是一种基本的组合逻辑电路，用于计算两个单比特二进制数 A 与 B 的和，输出结果 SUM（S）和进位 CARRY（C）。在多比特数的计算中，进位 C 将作为下一相邻比特的加法运算中的输入。半加器的设计不考虑低位来的进位，因此称为半加。半加器可以由一个异或门和一个与门构成，分别负责加位与进位的输出。



半加器的逻辑电路

（3）全加器是一种电路，用于对两个二进制数 A 和 B 进行加法运算，并考虑来自低位的进位信号 C。它输出和数 SUM 和本位的进位 C。全加器能够处理低位传来的进位，并输出本位加法的进位。



改进后的全加器的逻辑电路


（4）4bit 加法器是由 1 个半加器和 3 个全加器构成的，可以先分别搭建，然后进行级联即可以实现 4bit 加法器功能。

3 内容


3.1 模拟电路设计、搭建与分析

（1）在 Multisim 上，模拟搭建逻辑门（与门、或门、非门）并进行仿真测试


与门：



或门：




非门：



（2）利用三个逻辑门模拟搭建半加器并进行仿真测试


（2.1）半加器初步搭建



CARRY：AB 输入后通过 Q38 和 Q39 构成的与门，然后连接到 XMM31，构成进位.


SUM：这里异或门的实现方式如下，我们通过两个或非门、一个与门搭建而成异或门，为了减少三极管的使用，我们将电阻以并联的形式接入电路来实现或门的功能。

（2.2）初步搭建的半加器验证



验证过程中，我们输入了 1 和 1 得到的结果应该是 0 1 但是我们发现 CARRY 处电压小于 5V，为 3.777 伏，尽管在搭建过程中我们发现小灯泡依然可以量，但是后续搭建过程中我们发现进位电压在逐步变小，可能导致电压不足以使得小灯泡发亮，因此我们将半加器电路改进。


（2.3）最终的半加器




相比初步搭建的半加器，我们发现问题主要在进位附近的电路，在查阅相关资料后，我们引入了一个与非门和非门，这样可以做到电压没有损失。

（2.4）最终半加器的验证过程


（2.4.1）1 + 1 = 1 0



（2.4.2）0 + 1 = 0 1




（2.4.3）0 + 0 = 0 0




（3）利用三个逻辑门模拟搭建全加器并进行仿真测试

（3.1）全加器的搭建




全加器的逻辑电路




同之前出现的问题，为了防止进位出现降压的情况，我们额外引入的或非门和非门。

（3.2）全加器的验证

（3.2.1）0 + 0 = 0 0




（3.2.2）1 + 1 = 1 0




（4）利用半加器和全加器依次模拟搭建 2bit 加法器（半加器+1 个全加器）、3bit 加法器（半加器+2 个全加器）、4bit 加法器验证（半加器+3 个全加器）并进行仿真测试，2bit 加法器（半加器+1 个全加器）：

（4.1）2bit 加法器的搭建与验证


（4.1.1）0 0 + 0 0 = 0 0 0




（4.1.2）0 1 + 0 0 =0 0 1



（4.1.3）0 1 + 0 1 = 0 1 0




（4.1.4）1 1 + 1 1 = 1 1 0




（4.2）3bit 加法器（半加器+2 个全加器）：


（4.2.1）0 0 0 + 0 0 0 =0 0 0 0



（4.2.2）0 0 1 + 0 0 1 = 0 0 1 0




（4.2.3）1 1 1 + 1 1 1 = 1 1 1 0




（4.3）4bit 加法器验证（半加器+3 个全加器）：

（4.3.1）0 0 0 0 + 0 0 0 0 = 0 0 0 0 0



（4.3.2）0 0 0 1 + 0 0 0 1 = 0 0 0 1 0



（5）根据 Multisim 模拟结果在面包板上依序搭建实物 4bit 加法器，采用逐级搭建的方法，先搭半加器，再搭全加器，再进行全加器级联，模块化地搭建，有助于调试，也有助于电路布局：

1.放置电源于面包板右上角并连接电源轨，放置开关于面包板左下角

2.搭建半加器并进行调试

3.依次搭建三个全加器并调试

4.连接半加器与 3 个全加器，插上发光二极管


5.调试 4bit 加法器，然后记录运行结果

4 结果和分析


通过实验，我们成功地搭建了 4-bit 加法器电路，（如图所示）并进行了多组数据的测试。

以下是几组不同输入的实验情况：


（1）0 0 0 1 + 0 0 0 1 = 0 0 0 1 0



（2）1 1 0 0 + 1 1 0 0 = 1 1 0 0 0



（3） 1 1 1 1 + 1 1 1 1 = 1 1 1 1 0




通过对比，可知预期结果与实际情况完全一致，我们验证了 4-bit 加法器的正确性。

5 结论

在信息与电子工程导论的学习中，逻辑门与加法器的结构是非常重要的基础知识。本次实验通过设计和实现一个 4-bit 加法器，我们学会了如何使用面包板进行简单的电路搭建，更好地理解了加法器的原理和工作方式并掌握了加法器的设计方法，加深了对数字电路原理的理解。

附录 1：4bit 加法器的电路图



附录 2：4bit 加法器实物图

